São empregados treze registradores de oito bits e uma trava de dados ( "latch" ) de dez bits.
Os treze registradores recebem o sinal de relógio do processador e são atualizados no final de cada ciclo do relógio, que é sinalizado pela subida do sinal de relógio.
As entradas dos cinco primeiros registradores ( A, B, C, D e E ) recebem diretamente a saída da ULA. As entradas de outros seis registradores ( SP.A, SP.B, IP.A, IP.B, INDIC e RD ) recebem a saída de multiplexadores de duas entradas. A primeira entrada desses multiplexadores recebe sempre a saída da ULA.
As entradas dos dois últimos registradores ( ENDER.A e ENDER.B ) recebem a saída de multiplexadores de sete entradas. A seguir estão listadas as funções e algumas características de cada um dos treze registradores de oito bits empregados na máquina N+2:
| # | Nome | Função ( Tamanho ) |
Entradas do multiplexador cuja saída está ligada à entrada do registrador |
| 1. | A |
Registradores de uso geral da máquina 2002 |
Não empregam multiplexador na entrada só podem receber a saída da ULA ) |
| 2. | B | ||
| 3. | C | ||
| 4. | D | ||
| 5. | E | Registrador Especial | |
| 6. | SP.A | SP é o apontador de pilha | 1. Saída da ULA; 2. 8 bits mais sig. da saída da UID de endereços. |
| 7. | SP.B | 1. Saída da ULA; 2. 8 bits menos sig. da saída da UID de endereços. | |
| 8. | IP.A | IP é o apontador de instrução | 1. Saída da ULA; 2. 8 bits mais sig. da saída da UID de endereços. |
| 9. | IP.B | 1. Saída da ULA; 2. 8 bits menos sig. da saída do UID de endereços. | |
| 10. | INDIC | Registrador de indicadores | 1. Saída da ULA; 2. Saída de condição da ULA. |
| 11. | RD | Registrador de dados da memória | 1. Saída da ULA; 2. Vias de dados do barramento da memória. |
| 12. | ENDER.A |
ENDER é o registrador de endereçamento da memória |
1. Saída da ULA;
2. Vias de dados do barramento da memória; 3. Saída do registrador A; 4. Saída do registrador C; 5. Saída do registrador IP.A; 6. Saída do registrador SP.A; 7. Oito bits mais significativos da saída da UID de endereços. |
| 13. | ENDER.B |
1. Saída da ULA; 2. Saída de RD; 3. Saída do registrador B; 4. Saída do Registrador D; 5. Saída do registrador IP.B; 6. Saída do registrador SP.B; 7. Oito bits menos significativos da saída da UID de endereços. |
A trava de dado de dez bits é denominada RI e funciona como registrador de instrução e também como registrador de endereçamento da memória de controle. Essa trava de dados é construída de modo a poder receber duas entradas diferentes. Durante a segunda metade do ciclo do relógio do processador uma dessas duas entradas fica habilitada. A primeira entrada do RI recebe um valor proveniente da unidade de controle ( UC ) e a segunda entrada recebe em seus oito bits menos significativos um valor proveniente das vias de dados do barramento externo. Os dois bits mais significativos da segunda entrada do RI recebem sempre o valor zero.
A implementação do RI como trava de dados é uma forma de permitir que esse "registrador" seja atualizado antes do final do ciclo do relógio. Isso é necessário porque o RI é também empregado para endereçar a memória de controle e essa memória é responsável pela geração dos sinais de controle primários empregados no processador. Se o RI só fosse atualizado no final do ciclo do relógio, a leitura da memória de controle só poderia começar no início do ciclo de relógio seguinte e a disponibilidade desses sinais ficaria retardada.
Como o RI é implementado como uma trava de dados que é sempre atualizada durante a segunda metade do ciclo do relógio, a leitura da memória de controle pode ser realizada durante a parte final da segunda metade do ciclo de relógio imediatamente anterior ao ciclo nos quais os sinais de controle lidos da memória de controle serão efetivamente empregados. Dessa forma, esse esquema permite que os sinais de controle primários estejam disponíveis desde o início do ciclo de relógio no qual serão empregados.
A saída de RD é ligada às vias de dados do barramento da memória através de um "buffer" de três estados e a saída do registrador ENDER ( que é formado pela concatenação de ENDER.A e ENDER.B ) está diretamente ligada às 16 vias de endereçamento do barramento da memória.
As saídas dos registradores A, B, E, SP.A, SP.B e RD são ligadas às entradas do multiplexador que fornece a primeira entrada da ULA ( entrada X ) e o multiplexador que fornece a segunda entrada da ULA ( entrada Y ) recebe a saída dos registradores A, B, C, D, IP.A, IP.B, INDIC e RD.
As saídas dos registradores SP ( que é formado pela concatenação de SP.A e SP.B ), IP ( que é formado pela concatenação de IP.A e IP.B ) e ENDER são ligadas às três entradas do multiplexador existente na entrada da UID de endereços.